緯亞電子 | SMT專業(yè)貼片加工為您提供最適合的解決方案 |
公司地址:昆山市周市鎮(zhèn)宋家港路259號(hào)
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com
布線(layout)是pcb設(shè)計(jì)工程師基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要終經(jīng)過(guò)layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見(jiàn),布線在高速pcb設(shè)計(jì)中是至關(guān)重要的。下面將針對(duì)實(shí)際布線中可能遇到的一些情況,分析其合理性,并給出一些比較優(yōu)化的走線策略。主要從直角走線,差分走線,蛇形線等三個(gè)方面來(lái)闡述。
1. 直角走線
直角走線一般是pcb布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一,那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢?從原理上說(shuō),直角走線會(huì)使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù)。其實(shí)不光是直角走線,頓角,銳角走線都可能會(huì)造成阻抗變化的情況。
直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面:一是拐角可以等效為傳輸線上的容性負(fù)載,減緩上升時(shí)間;二是阻抗不連續(xù)會(huì)造成信號(hào)的反射;三是直角尖端產(chǎn)生的emi。
傳輸線的直角帶來(lái)的寄生電容可以由下面這個(gè)經(jīng)驗(yàn)公式來(lái)計(jì)算:
c=61w(er)1/2/z0
在上式中,c就是指拐角的等效電容(單位:pf),w指走線的寬度(單位:inch),εr指介質(zhì)的介電常數(shù),z0就是傳輸線的特征阻抗。舉個(gè)例子,對(duì)于一個(gè)4mils的50歐姆傳輸線(εr為4.3)來(lái)說(shuō),一個(gè)直角帶來(lái)的電容量大概為0.0101pf,進(jìn)而可以估算由此引起的上升時(shí)間變化量:
t10-90%=2.2*c*z0/2 = 2.2*0.0101*50/2 = 0.556ps
通過(guò)計(jì)算可以看出,直角走線帶來(lái)的電容效應(yīng)是極其微小的。
由于直角走線的線寬增加,該處的阻抗將減小,于是會(huì)產(chǎn)生一定的信號(hào)反射現(xiàn)象,我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計(jì)算公式來(lái)算出線寬增加后的等效阻抗,然后根據(jù)經(jīng)驗(yàn)公式計(jì)算反射系數(shù):ρ=(zs-z0)/(zs+z0),一般直角走線導(dǎo)致的阻抗變化在7%-20%之間,因而反射系數(shù)大為0.1左右。而且,從下圖可以看到,在w/2線長(zhǎng)的時(shí)間內(nèi)傳輸線阻抗變化到小,再經(jīng)過(guò)w/2時(shí)間又恢復(fù)到正常的阻抗,整個(gè)發(fā)生阻抗變化的時(shí)間極短,往往在10ps之內(nèi),這樣快而且微小的變化對(duì)一般的信號(hào)傳輸來(lái)說(shuō)幾乎是可以忽略的。
很多人對(duì)直角走線都有這樣的理解,認(rèn)為尖端容易發(fā)射或接收電磁波,產(chǎn)生emi,這也成為許多人認(rèn)為不能直角走線的理由之一。然而很多實(shí)際測(cè)試的結(jié)果顯示,直角走線并不會(huì)比直線產(chǎn)生很明顯的emi。也許目前的儀器性能,測(cè)試水平制約了測(cè)試的精確性,但至少說(shuō)明了一個(gè)問(wèn)題,直角走線的輻射已經(jīng)小于儀器本身的測(cè)量誤差。
總的說(shuō)來(lái),直角走線并不是想象中的那么可怕。至少在ghz以下的應(yīng)用中,其產(chǎn)生的任何諸如電容,反射,emi等效應(yīng)在tdr測(cè)試中幾乎體現(xiàn)不出來(lái),高速pcb設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局,電源/地設(shè)計(jì),走線設(shè)計(jì),過(guò)孔等其他方面。當(dāng)然,盡管直角走線帶來(lái)的影響不是很嚴(yán)重,但并不是說(shuō)我們以后都可以走直角線,注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì),而且,隨著數(shù)字電路的飛速發(fā)展,pcb工程師處理的信號(hào)頻率也會(huì)不斷提高,到10ghz以上的rf設(shè)計(jì)領(lǐng)域,這些小小的直角都可能成為高速問(wèn)題的重點(diǎn)對(duì)象。
2. 差分走線
差分信號(hào)(differential signal)在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛,電路中關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì),什么另它這么倍受青睞呢?在pcb設(shè)計(jì)中又如何能保證其良好的性能呢?帶著這兩個(gè)問(wèn)題,我們進(jìn)行下一部分的討論。
何為差分信號(hào)?通俗地說(shuō),就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào),接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。
差分信號(hào)和普通的單端信號(hào)走線相比,明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面:
a.抗干擾能力強(qiáng),因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號(hào)的差值,所以外界的共模噪聲可以被完全抵消。
b.能有效抑制emi,同樣的道理,由于兩根信號(hào)的極性相反,他們對(duì)外輻射的電磁場(chǎng)可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。
c.時(shí)序定位精確,由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn),而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的lvds(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。
對(duì)于pcb工程師來(lái)說(shuō),關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過(guò)layout的人都會(huì)了解差分走線的一般要求,那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來(lái)生搬硬套的,不少工程師似乎還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下pcb差分信號(hào)設(shè)計(jì)中幾個(gè)常見(jiàn)的誤區(qū)。
本文《PCB設(shè)計(jì)-----PCB Design》由昆山緯亞電子有限公司發(fā)布在分類[資料中心],未經(jīng)許可,嚴(yán)禁轉(zhuǎn)載發(fā)布。
上一篇:秘籍寶典:結(jié)合實(shí)例分享高速PCB設(shè)計(jì)
下一篇:PCB設(shè)計(jì)的優(yōu)化