緯亞電子 | SMT專業貼片加工為您提供最適合的解決方案 |
公司地址:昆山市周市鎮宋家港路259號
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com
杭州PCB抄板公司-緯亞電子:抽象又復雜的數位高速邏輯原理,與傳輸線中方波訊號的如何傳送, 以及如何確保其訊號完整性(Signal Integrity),降低其雜訊(Noise)減少之誤動作等專業表達,若能以簡單的生活實例加以說明,而非動則搬來一堆數學公式與難懂的物理語言者,則對新手或隔行者之啟迪與造福,實有事半功倍舉重若輕之受用也。
然而,眾多本科專業者,甚至杏壇為師的博士教授們,不知是否尚未真正進入情況不知其所以然?亦或是刻意賣弄所知以懾服受教者則不得而知,或是二者心態兼有之!坊間大量書籍期刊文章,多半也都言不及義缺圖少例,確實讓人霧里看花,看懂了反倒奇怪呢!
筆者近來獲得一份有關阻抗控制的簡報資料,系電性測試之專業日商HIOKI所提供。其內容堪稱文要圖簡一看就懂,令人愛不釋手。正是筆者長久以來所追求的境界,大喜之下乃征得原著“問港建”公司的同意,并經由港建公司廖豐瑩副總的大力協助,以及原作者山崎浩(Hiroshi Yamazaki)及其上司金井敏彥(Toshihiko Kanai)等解惑下,得以完成此文,在此一并感謝。并歡迎所有前輩先進們,多多慨賜類似資料嘉惠學子讀者,則功在業界善莫大焉。
一 .將訊號的傳輸看成軟管送水澆花
1.1 數位系統之多層板訊號線(Signal Line)中,當出現方波訊號的傳輸時,可將之假想成為軟管(hose)送水澆花。一端于手握處加壓使其射出水柱,另一端接在水龍頭。當握管處所施壓的力道恰好,而讓水柱的射程正確灑落在目標區時,則施與受兩者皆歡而順利完成使命,豈非一種得心應手的小小成就?
1.2 然而一旦用力過度水注射程太遠,不但騰空越過目標浪費水資源,甚至還可能因強力水壓無處宣泄,以致往來源反彈造成軟管自龍頭上的掙脫!不僅任務失敗橫生挫折,而且還大捅紕漏滿臉豆花呢!
1.3 反之,當握處之擠壓不足以致射程太近者,則照樣得不到想要的結果。過猶不及皆非所欲,唯有恰到好處才能正中下懷皆大歡喜。
1.4 上述簡單的生活細節,正可用以說明方波(Square Wave)訊號(Signal)在多層板傳輸線(Transmission Line,系由訊號線、介質層、及接地層三者所共同組成)中所進行的快速傳送。此時可將傳輸線(常見者有同軸電纜Coaxial Cable,與微帶線Microstrip Line或帶線Strip Line等)看成軟管,而握管處所施加的壓力,就好比板面上“接受端”(Receiver)元件所并聯到Gnd的電阻器一般(是五種終端技術之一,請另見TPCA會刊13期“內嵌式電阻器之發展”一文之詳細說明),可用以調節其終點的特性阻抗(Characteristic Impedance),使匹配接受端元件內部的需求。
二. 傳輸線之終端控管技術(Termination)
2.1 由上可知當“訊號”在傳輸線中飛馳旅行而到達終點,欲進入接受元件(如CPU或Meomery等大小不同的IC)中工作時,則該訊號線本身所具備的“特性阻抗”,必須要與終端元件內部的電子阻抗相互匹配才行,如此才不致任務失敗白忙一場。用術語說就是正確執行指令,減少雜訊干擾,避免錯誤動作”。一旦彼此未能匹配時,則必將會有少許能量回頭朝向“發送端”反彈,進而形成反射雜訊(Noise)的煩惱。
2.2 當傳輸線本身的特性阻抗(Z0)被設計者訂定為28ohm時,則終端控管的接地的電阻器(Zt)也必須是28ohm,如此才能協助傳輸線對Z0的保持,使整體得以穩定在28 ohm的設計數值。也唯有在此種Z0=Zt的匹配情形下,訊號的傳輸才會具效率,其“訊號完整性”(Signal Integrity,為訊號品質之專用術語)也才好。杭州PCB|杭州smt
三.特性阻抗(Characteristic Impedance)
3.1 當某訊號方波,在傳輸線組合體的訊號線中,以高準位(High Level)的正壓訊號向前推進時,則距其近的參考層(如接地層)中,理論上必有被該電場所感應出來的負壓訊號伴隨前行(等于正壓訊號反向的回歸路徑Return Path),如此將可完成整體性的回路(Loop)系統。該“訊號”前行中若將其飛行時間暫短加以凍結,即可想象其所遭受到來自訊號線、介質層與參考層等所共同呈現的瞬間阻抗值(Instantanious Impedance),此即所謂的“特性阻抗”。
是故該“特性阻抗”應與訊號線之線寬(w)、線厚(t)、介質厚度(h)與介質常數(Dk)都扯上了關系。此種傳輸線之一的微帶線其圖示與計算公式如下: 【筆者注】Dk(Dielectric Constant)之正確譯詞應為介質常數,原文中之...r其實應稱做“相對容電率”(Relative Permitivity )才對。后者是從平行金屬板電容器的立場看事情。由于其更接近事實,因而近年來許多重要規范(如IPC-6012、IPC-4101、IPC-2141與IEC-326)等都已改稱為... r了。且原圖中的E并不正確,應為希臘字母 (Episolon)才對。
3.2 阻抗匹配不良的后果
由于高頻訊號的“特性阻抗”(Z0)原詞甚長,故一般均簡稱之為“阻抗”。讀者千萬要小心,此與低頻AC交流電(60Hz)其電線(并非傳輸線)中,所出現的阻抗值(Z)并不完全相同。數位系統當整條傳輸線的Z0都能管理妥善,而控制在某一范圍內(±10﹪或 ±5﹪)者,此品質良好的傳輸線,將可使得雜訊減少而誤動作也可避免?! 〉斏鲜鑫Ь€中Z0的四種變數(w、t、h、 r)有任一項發生異常,例如圖中的訊號線出現缺口時,將使得原來的Z0突然上升(見上述公式中之Z0與W成反比的事實),而無法繼續維持應有的穩定均勻(Continuous)時,則其訊號的能量必然會發生部分前進,而部分卻反彈反射的缺失。如此將無法避免雜訊及誤動作了。下圖中的軟管突然被山崎的兒子踩住,造成軟管兩端都出現異常,正好可說明上述特性阻抗匹配不良的問題。
3.3 阻抗匹配不良造成雜訊
上述部分訊號能量的反彈,將造成原來良好品質的方波訊號,立即出現異常的變形(即發生高準位向上的Overshoot,與低準位向下的Undershoot,以及二者后續的Ringing;詳細內容另見TPCA會刊13期“嵌入式電容器”之內文)。此等高頻雜訊嚴重時還會引發誤動作,而且當時脈速度愈快時雜訊愈多也愈容易出錯。
四. 特性阻抗的測試
4.1 采TDR的量測
由上述可知整體傳輸線中的特性阻抗值,不但須保持均勻性,而且還要使其數值落在設計者的要求的公差范圍內。其一般性的量測方法,就是使用“時域反射儀”(Time Domain Reflectometry;TDR )。此TDR可產生一種梯階波(StepPulse或Step Wave),并使之送入待測的傳輸線中而成為入射波(Incident Wave)。于是當其訊號線在線寬上發生寬窄的變化時,則螢光幕上也會出現Z0歐姆值的上下起伏振蕩。
4.2 低頻無須量測Z0,高速才會用到TDR
當訊號方波的波長(λ讀音Lambda)遠超過板面線路之長度時,則無需考慮到反射與阻抗控制等高速領域中的麻煩問題。例如早期1989年速度不快的CPU,其時脈速率僅10MHz而已,當然不會發生各種訊號傳輸的復雜問題。然而,目前的Pentium Ⅳ其內頻卻已高達1.7GHz自然就會問題叢生,相較當年之巨大差異,豈僅是霄壤云泥而已! 由波動公式可知上述當年10MHz方波之波長為: 但當DRAM晶片組的時脈速率已躍升到800MHz,其方波之波長亦將縮短到37.5cm;而P-4 CPU之速度更高達1.7GHz其波長更短到17.6cm,則其PCB母板上兩者之間傳輸的外頻,也將加速到400MHz與波長75cm之境界??芍说确庋b載板(Substrate)中的線長,甚至母板上的的線長等,均已*近到了訊號的波長,當然就必須要重視傳輸線效應,也必須要用到TDR的測量了。
4.3 TDR由來已久
利用時域反射儀量測傳輸線的特性阻抗(Z0)值,此舉并非新興事物。早年即曾用以監視海底電纜(Submarine Cable)的安全,隨時注意其是否發生傳輸品質上的“不連續(Disconnection)的問題。目前才逐漸使用于高速電腦領域與高頻通訊范疇中。
4.4 CPU載板的TDR測試
主動元件之封裝(Packaging)技術近年來不斷全面翻新加速進步,70年代的C-DIP與P-DIP雙排腳的插孔焊裝(PTH),目前幾已絕跡。80年金屬腳架(Lead Frame)的QFP(四邊伸腳)或PLCC(四邊勾腳)者,亦漸從HDI板類或手執機種中迅速減少。代之而起的是有機板材的底面格列(Area Array)球腳式的BGA或CSP,或無腳的LGA。甚至連晶片(Chip)對載板(Substract)的彼此互連(Interconnection),也從打金線(Wire Bond)進步到路徑更短更直接的“覆晶”(Flip Chip; FC)技術,整體電子工業沖鋒之快幾乎已到了瞬息萬變!
Hioki公司2001年六月才在JPCA推出的“1109 Hi Tester”,為了對1.7GHz高速傳輸FC/PGA載板在Z0方面的正確量測起見,已不再使用飛針式(Flying probe)快速移動的觸測,也放棄了SMA探棒式的TDR手動觸測(Press-type)的做法。而改采固定式高頻短距連纜,與固定式高頻測針的精準定位,而在自動移距及接觸列待測之落點處,進行全無人為因素干擾的高精密度自動測試。
在CCD攝影鏡頭監視平臺的XY位移,及Laser高低感知器督察Z方向的落差落點,此等雙重精確定位與找點,再加上可旋轉式接觸式測針之協同合作下,得以避免再使用傳統纜線、連接器、與開關等仲介的麻煩,大幅減少TDR量測的誤差。如此已使得“1109HiTESTER”在封裝載板上對Z0的量測,遠比其他方法更為精確。
實際上其測頭組合,是采用一種四方向的探針組(每個方向分別又有1個Signal及2個Gnd)。在CCD一面監視一面進行量測下,其數據當然就會更為準確。且溫度變化所帶來的任何誤差,也可在標準值陶瓷卡板的自動校正下減到低。
4.5 精確俐落大小咸宜
此款新上市的1109,不但能對高階封裝載板的CPU進行Z0量測,且對其余的高價位CSP、BGA、FC等,也都能在游刃有余下完成逐一精測。其之待測尺寸更可從10mm×10mm的微小,一躍而至到500mm×600mm的巨大,劇變情勢下均能應對裕如令人激賞。未來業界也許還要對Coupon以外的實際訊號線要求量測Z0,此高難度的TDR技術,目前亦正在研發中.
(杭州PCB|杭州smt|杭州PCB設計|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產廠家-杭州緯亞電子科技有限公司)
來源:對特性阻抗的一種淺顯易懂的解釋本文《對特性阻抗的一種淺顯易懂的解釋》由昆山緯亞電子有限公司發布在分類[企業新聞],未經許可,嚴禁轉載發布。
上一篇:EDA技術的發展與應用
下一篇:多層電路板之電鍍工藝