緯亞電子 | SMT專業(yè)貼片加工為您提供最適合的解決方案 |
公司地址:昆山市周市鎮(zhèn)宋家港路259號
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com
低功耗設計
現(xiàn)象三:CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,以后再說
點評:不用的I/O口如果懸空的話,受外界的一點點干擾就可能成為反復振蕩的輸入信號了,而MOS器件的功耗基本取決于門電路的翻轉次數(shù)。如果把它上拉的話,每個引腳也會有微安級的電流,所以好的辦法是設成輸出(當然外面不能接其它有驅動的信號)
現(xiàn)象四:這款FPGA還剩這么多門用不完,可盡情發(fā)揮吧
點評:FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉次數(shù)成正比,所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。
現(xiàn)象五:這些小芯片的功耗都很低,不用考慮
點 評:對于內(nèi)部不太復雜的芯片功耗是很難確定的,它主要由引腳上的電流確定,一個ABT16244,沒有負載的話耗電大概不到1毫安,但它的指標是每個腳可 驅動60毫安的負載(如匹配幾十歐姆的電阻),即滿負荷的功耗大可達60*16=960mA,當然只是電源電流這么大,熱量都落到負載身上了。
現(xiàn)象六:存儲器有這么多控制信號,我這塊板子只需要用OE和WE信號就可以了,片選就接地吧,這樣讀操作時數(shù)據(jù)出來得快多了。
點評:大部分存儲器的功耗在片選有效時(不論OE和WE如何)將比片選無效時大100倍以上,所以應盡可能使用CS來控制芯片,并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。
現(xiàn)象七:這些信號怎么都有過沖啊?只要匹配得好,就可消除了
點 評:除了少數(shù)特定信號外(如100BASE-T、CML),都是有過沖的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得好。象TTL的輸 出阻抗不到50歐姆,有的甚至20歐姆,如果也用這么大的匹配電阻的話,那電流就非常大了,功耗是無法接受的,另外信號幅度也將小得不能用,再說一般信號 在輸出高電平和輸出低電平時的輸出阻抗并不相同,也沒辦法做到完全匹配。所以對TTL、LVDS、422等信號的匹配只要做到過沖可以接受即可。
現(xiàn)象八:降低功耗都是硬件人員的事,與軟件沒關系
點 評:硬件只是搭個舞臺,唱戲的卻是軟件,總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制的,如果軟件能減少外存的訪問次數(shù)(多使用寄存 器變量、多使用內(nèi)部CACHE等)、及時響應中斷(中斷往往是低電平有效并帶有上拉電阻)及其它爭對具體單板的特定措施都將對降低功耗作出很大的獻。
三:系統(tǒng)效率
現(xiàn)象一:這主頻100M的CPU只能處理70%,換200M主頻的就沒事了
點評:系統(tǒng)的處理能力牽涉到多種多樣的因素,在通信業(yè)務中其瓶頸一般都在存儲器上,CPU再快,外部訪問快不起來也是徒勞。
現(xiàn)象二:CPU用大一點的CACHE,就應該快了
點 評:CACHE的增大,并不一定就導致系統(tǒng)性能的提高,在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數(shù)據(jù)必須得到多次 重復使用才會提高系統(tǒng)效率。所以在通信系統(tǒng)中一般只打開指令CACHE,數(shù)據(jù)CACHE即使打開也只局限在部分存儲空間,如堆棧部分。同時也要求程序設計 要兼顧CACHE的容量及塊大小,這涉及到關鍵代碼循環(huán)體的長度及跳轉范圍,如果一個循環(huán)剛好比CACHE大那么一點點,又在反復循環(huán)的話,那就慘了。
現(xiàn)象三:這么多任務到底是用中斷還是用查詢呢?還是中斷快些吧
點 評:中斷的實時性強,但不一定快。如果中斷任務特別多的話,這個沒退出來,后面又接踵而至,一會兒系統(tǒng)就將崩潰了。如果任務數(shù)量多但很頻繁的話,CPU的 很大精力都用在進出中斷的開銷上,系統(tǒng)效率極為低下,如果改用查詢方式反而可極大提高效率,但查詢有時不能滿足實時性要求,所以好的辦法是在中斷中查 詢,即進一次中斷就把積累的所有任務都處理完再退出。
現(xiàn)象四:存儲器接口的時序都是廠家默認的配置,不用修改的
點評:BSP對存儲 器接口設置的默認值都是按保守的參數(shù)設置的,在實際應用中應結合總線工作頻率和等待周期等參數(shù)進行合理調(diào)配。有時把頻率降低反而可提高效率,如RAM的 存取周期是70ns,總線頻率為40M時,設3個周期的存取時間,即75ns即可;若總線頻率為50M時,必須設為4個周期,實際存取時間卻放慢到了 80ns。
現(xiàn)象五:一個CPU處理不過來,就用兩個分布處理,處理能力可提高一倍
點評:對于搬磚頭來說,兩個人應該比一個人的效率高一倍;對于作畫來說,多一個人只能幫倒忙。使用幾個CPU需對業(yè)務有較多的了解后才能確定,盡量減少兩個CPU間協(xié)調(diào)的代價,使1+1盡可能接近2,千萬別小于1。
現(xiàn)象六:這個CPU帶有DMA模塊,用它來搬數(shù)據(jù)肯定快
點 評:真正的DMA是由硬件搶占總線后同時啟動兩端設備,在一個周期內(nèi)這邊讀,那邊些。但很多嵌入CPU內(nèi)的DMA只是模擬而已,啟動每一次DMA之前要做 不少準備工作(設起始地址和長度等),在傳輸時往往是先讀到芯片內(nèi)暫存,然后再寫出去,即搬一次數(shù)據(jù)需兩個時鐘周期,比軟件來搬要快一些(不需要取指令, 沒有循環(huán)跳轉等額外工作),但如果一次只搬幾個字節(jié),還要做一堆準備工作,一般還涉及函數(shù)調(diào)用,效率并不高。所以這種DMA只對大數(shù)據(jù)塊才適用。
四:信號完整性
現(xiàn)象一:這些信號都經(jīng)過仿真了,絕對沒問題
點 評:仿真模型不可能與實物一模一樣,連不同批次加工的實物都有差別,就更別說模型了。再說實際情況千差萬別,仿真也不可能窮舉所有可能,尤其是串擾。曾經(jīng) 有一教訓是某單板只有特定長度的包極易丟包,后的原因是長度域的值是0xFF,當這個數(shù)據(jù)出現(xiàn)在總線上時,干擾了相鄰的WE信號,導致寫不進RAM。其 它數(shù)據(jù)也會對WE產(chǎn)生干擾,但干擾在可接受的范圍內(nèi),可是當8位總線同時由0邊1時,附近的信號就招架不住了。結論是仿真結果僅供參考,還應留有足夠的余 量。
現(xiàn)象二:100M的數(shù)據(jù)總線應該算高頻信號,至于這個時鐘信號頻率才8K,問題不大
點評:數(shù)據(jù)總線的值一般是由控制信號或時鐘 信號的某個邊沿來采樣的,只要爭對這個邊沿保持足夠的建立時間和保持時間即可,此范圍之外有干擾也罷過沖也罷都不會有多大影響(當然過沖好不要超過芯片 所能承受的大電壓值),但時鐘信號不管頻率多低(其實頻譜范圍是很寬的),它的邊沿才是關鍵的,必須保證其單調(diào)性,并且跳變時間需在一定范圍內(nèi)。
現(xiàn)象三:既然是數(shù)字信號,邊沿當然是越陡越好
點評:邊沿越陡,其頻譜范圍就越寬,高頻部分的能量就越大;頻率越高的信號就越容易輻射(如微波電臺可做成手機,而長波電臺很多家都做不出來),也就越容易干擾別的信號,而自身在導線上的傳輸質量卻變得越差,因此能用低速芯片的盡量使用低速芯片,。
現(xiàn)象四:為保證干凈的電源,去偶電容是多多益善
點評:總的來說去偶電容越多電源當然會更平穩(wěn),但太多了也有不利因素:浪費成本、布線困難、上電沖擊電流太大等。去偶電容的設計關鍵是要選對容量并且放對地方,一般的芯片手冊都有爭對去偶電容的設計參考,好按手冊去做。
現(xiàn)象五:信號匹配真麻煩,如何才能匹配好呢?
點 評:總的原則是當信號在導線上的傳輸時間超過其跳變時間時,信號的反射問題才顯得重要。信號產(chǎn)生反射的原因是線路阻抗的不均勻造成的,匹配的目的就是為了 使驅動端、負載端及傳輸線的阻抗變得接近,但能否匹配得好,與信號線在PCB上的拓撲結構也有很大關系,傳輸線上的一條分支、一個過孔、一個拐角、一個接 插件、不同位置與地線距離的改變等都將使阻抗產(chǎn)生變化,而且這些因素將使反射波形變得異常復雜,很難匹配,因此高速信號僅使用點到點的方式,盡可能地減少 過孔、拐角等問題。
五:可靠性設計
現(xiàn)象一:這塊單板已小批量生產(chǎn)了,經(jīng)過長時間測試沒發(fā)現(xiàn)任何問題
點評:硬件設計和芯片應 用必須符合相關規(guī)范,尤其是芯片手冊中提到的所有參數(shù)(耐壓、I/O電平范圍、電流、時序、溫度PCB布線、電源質量等),不能光靠試驗來驗證。公司有不 少產(chǎn)品都有過慘痛的教訓,產(chǎn)品賣了一兩年,IC廠家換了個生產(chǎn)線,咱們的板子就不轉了,原因就是人家的芯片參數(shù)發(fā)生了點變化,但并沒有超出手冊的范圍。如 果你以手冊為準,那他怎么變化都不怕,如果參數(shù)變得超出手冊范圍了還可找他索賠(假如這時你的板子還能轉,那你的可靠性就更牛了)。
現(xiàn)象二:這部分電路只要要求軟件這樣設計就不會有問題
點評:硬件上很多電氣特性直接受軟件控制,但軟件是經(jīng)常發(fā)生意外的,程序跑飛了之后無法預料會有什么操作。設計者應確保不論軟件做什么樣的操作硬件都不應在短時間內(nèi)發(fā)生永久性損壞。
現(xiàn)象三:用戶操作錯誤發(fā)生問題就不能怪我了
點評:要求用戶嚴格按手冊操作是沒錯的,但用戶是人,就有犯錯的時候,不能說碰錯一個鍵就死機,插錯一個插頭就燒板子。所以對用戶可能犯的各種錯誤必須加以保護。
現(xiàn)象四:這板子壞的原因是對端的板子出問題了,也不是我的責任
點評:對于各種對外的硬件接口應有足夠的兼容性,不能因為對方信號不正常,你就歇著了。它不正常只應影響到與其有關的那部分功能,而其它功能應能正常工作,不應徹底罷工,甚至永久損壞,而且一旦接口恢復,你也應立即恢復正常
來源:硬件高手談PCB設計本文《硬件高手談PCB設計》由昆山緯亞電子有限公司發(fā)布在分類[資料中心],未經(jīng)許可,嚴禁轉載發(fā)布。